state machine 구성시 주의

sequential 과 combination을 복합하여 회로를 구성시 다음을 주의하자

always @(posedge clk, posedge reset)

begin

if(reset)

begin

state_reg <=idle;

end

else

begin

state_reg <=state_next;

end

end

combination에서 상태 정보를 표시할때 이전 reg를 next에 넣어주자..

이렇게 안하면 상태전이가 마음대로 일어나는 불상사가 생긴다.

always @*

begin

state_next = state_reg;