xilinx와 모델심에서의 주의점

xilinx와 모델심의 연동 부분에서 어려움이 많아 해당 부분에 대해 설명해보도록 하겠다.

먼저 xilinx와 모델심을 연동하기 위해서는

모델심 폴더에 있는 modelsim.ini의 읽기 전용을 쓰기가 가능하도록 권한을 변경해 주어야 한다.

이후에

Xilinx ISE 에서 제공하는 compxlib 라는 프로그램을 이용하여 Modelsim용 Verilog 라이브러리를 생성 가능(C:\Xilinx\13.2\ISE_DS\ISE\bin\nt 에 있음.)
compxlib –arch all –dir C:\Modeltech_6.3f\xilinx_libs –l all –lib all –s mti_se

라이브러리를 컴파일 해주도록 한다.

LUT와 같은 라이브러리가 필요한 모듈의 경우 컴파일을 수행하는 기판에 따라 에러가 발생할 수 있으니 이에 대한 고려도 필요하다.